浙江兆龙互连科技股份有限公司

AI时代技术革新：兆龙PCIe Cable如何以灵活互连支撑数据中心扩展

发布者：兆龙互连发布时间：2026-02-25

引言：AI时代的数据中心互连需求

在数据中心、AI、机器学习及高性能计算等场景中，数据量与计算密度持续攀升，系统对高带宽、低延迟、灵活扩展的需求已不仅是“性能参数”，而是直接影响业务效率与可靠性的关键指标。

PCIe（Peripheral Component Interconnect Express）作为服务器与扩展设备间的高速互连总线，其技术迭代（从4.0向5.0、6.0快速演进）正是为匹配不断提升的带宽需求与系统架构复杂度而持续升级。

PCIe 7.0趋势：高速互连对“灵活+可靠”的要求更严苛

2025年，负责PCIe技术开发的PCI-SIG正式发布PCIe 7.0规范：单通道（per lane）速率提升至128 GT/s，x16通道双向带宽可达512 GB/s。

这一迭代延续了PCIe“每代速率成倍增长”的趋势，也意味着高速互连对信号完整性（SI）、低损耗传输、布局灵活性的要求更严苛——在AI训练集群与推理服务器中，GPU与加速卡通常需要根据散热设计、气流组织及结构布局进行空间优化。

而PCIe Cable的“结构灵活性“与”低损耗传输”特性，恰好解决了这类AI基础设施的布局痛点。

AI时代的数据中心互连挑战：布局与性能的矛盾

在AI算力需求爆发式增长的今天，数据中心的布局灵活性与信号完整性成为AI基础设施的两大核心挑战：

结构与散热设计的灵活性需求提升。GPU、加速卡与存储设备的布局需要兼顾热设计功耗（TDP）、风道设计与维护便利性。
高速互连的信号完整性要求持续提高。PCIe 4.0/5.0/6.0速率下，对插损、回损、串扰与时序抖动的控制更加严格。布线长度与连接结构的变化，必须在规范允许的范围内进行精细化设计。

兆龙PCIe Cable的“结构灵活性”与“低损耗传输”特性，成功化解了上述挑战，在赋能数据中心高密度灵活布局的同时，保障了数据信号传输的高速性与可靠性。

兆龙PCIe 5.0 Riser Cable产品

兆龙PCIe Cable产品矩阵：覆盖多场景的灵活互连方案

兆龙互连深耕高速互连领域，已构建覆盖PCIe 4.0/5.0/6.0的丰富产品矩阵（包括延长线、转接线及内部互连方案），满足GPU/板卡与主板互连，以及大规模数据中心、AI训练、HPC等场景需求。

产品1：PCIe Riser Cable

PCIe 4.0/5.0 X16 Riser Cable

主要特性与应用优势：

应用：

广泛应用于数据中心、服务器、高性能计算(HPC)，GPU与主板互连、板卡与主板互连。

兆龙PCIe 5.0 Riser Cable产品

产品2：兆龙PCIe 5.0 DA-CEM产品方案

兆龙PCIe 5.0 DA-CEM产品方案基于PCI Express CEM（Card Electromechanical）接口形态开发，在符合PCIe 5.0物理层与电气规范的前提下，实现扩展卡与主板之间更灵活的结构布局与高速互连。

主要特性与应用优势：

基于CEM形态的直连延伸结构（Direct Attach）。依托PCIe CEM规范，实现扩展卡接口的直接延伸设计，减少传统Riser中的中间转接结构，优化信号路径连续性。
降低通道过渡点，提升高速裕量。通过减少额外连接器与独立转接PCB过渡次数，降低插入损耗与反射风险。
支持主板端多接口适配（MB Side），MB侧可适配PCIe X16、MCIO或其他高速接口形式，CEM侧保持标准扩展卡接口定义，实现系统内部更灵活的拓扑布局。
面向高密度服务器的空间优化能力。通过DA结构，使GPU或高速扩展卡安装位置更灵活，满足AI服务器与HPC平台内部的散热与空间优化需求。

应用：

广泛应用于AI服务器、HPC系统及高密度服务器内部的扩展卡互连与结构优化设计。